

**BỘ CÔNG THƯƠNG**  
**TRƯỜNG ĐẠI HỌC SAO ĐỎ**  
**\*\*\*\*\***

**ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN**  
**ĐIỆN TỬ SỐ 1**

**Số tín chỉ : 03**

**Trình độ đào tạo: Đại học**

**Ngành đào tạo: Công nghệ kỹ thuật điện tử - viễn thông**

**Năm 2018**

### ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN

**Trình độ đào tạo: Đại học**

**Ngành đào tạo: Công nghệ kỹ thuật điện tử - viễn thông**

- Tên học phần:** Điện tử số 1
- Mã học phần:** DTU 222
- Số tín chỉ:** 3 (2,1)
- Trình độ cho sinh viên:** Năm thứ II
- Phân bổ thời gian:**
  - Lên lớp: 30 tiết lý thuyết  
30 tiết thực hành
  - Tự học: 90 giờ
- Điều kiện tiên quyết:** Sinh viên đã được học xong các học phần Lý thuyết mạch điện.
- Giảng viên**

STT	Học hàm, học vị, họ tên	Số điện thoại	Email
1	ThS. Hoàng Thị Minh Hồng	0988.926.323	minhhong.saodo@gmail.com
2	ThS. Tạ Thị Mai	0972.200.364	maidtth@gmail.com
3	ThS. Nguyễn Thị Quyên	0915.203.904	quyennt96@yahoo.com

#### 8. Mô tả nội dung của học phần

Học phần Điện tử số 1 cung cấp cho sinh viên những kiến thức cơ bản về các hệ thống đếm, đại số logic và các mạch logic cơ bản, phương pháp thiết kế mạch điện logic tổ hợp, thiết kế một số mạch logic điển hình, các phần tử nhớ cơ bản, nguyên lý hoạt động của một số mạch tuần tự cơ bản, từ đó sinh viên có khả năng phân tích và thiết kế được các mạch điện tử logic từ các yêu cầu thực tế cho trước.

#### 9. Mục tiêu và chuẩn đầu ra học phần

##### 9.1. Mục tiêu

Mục tiêu học phần thỏa mãn mục tiêu của chương trình đào tạo:

Mục tiêu	Mô tả	Mức độ theo thang đo Bloom	Phân bổ mục tiêu học phần trong CTĐT
<b>MT1</b>	<b>Kiến thức</b>		
MT1.1	Trình bày được các hệ đếm thông dụng, các phương pháp biểu diễn hàm logic, các phần tử logic, các phần tử nhớ cơ bản và các mạch logic tổ hợp.	2	[1.2.1.2.a]
MT1.2	Vận dụng được các kiến thức cơ bản về đại số logic để xây dựng được phương pháp phân tích và thiết kế mạch	3	[1.2.1.2.b]

Mục tiêu	Mô tả	Mức độ theo thang đo Bloom	Phân bổ mục tiêu học phần trong CTĐT
	logic tổ hợp.		
<b>MT2</b>	<b>Kỹ năng</b>		
MT2.1	Nhận dạng được các phần tử logic và các phần tử nhớ	4	[1.2.2.3]
MT2.2	Có khả năng đọc, phân tích, được mạch logic, thiết kế được mạch logic số theo yêu cầu thực tế.	4	[1.2.2.3]
<b>MT3</b>	<b>Mức tự chủ và trách nhiệm</b>		
MT3.1	Hình thành tư duy phân tích mạch điện logic.	4	[1.2.3.1]
MT3.2	Có thái độ làm việc tích cực, độc lập.	4	[1.2.3.1]
MT3.3	Có năng lực đánh giá, điều phối, quản lý, hướng dẫn, giám sát và đưa ra kết luận về việc tính toán, lựa chọn thiết bị trong mạch điều khiển thủy lực.	5	[1.2.3.2]

## 9.2. Chuẩn đầu ra

Sự phù hợp của chuẩn đầu ra học phần với chuẩn đầu ra chương trình đào tạo:

CĐR học phần	Mô tả	Thang đo Bloom	Phân bổ CĐR học phần trong CTĐT
<b>CĐR1</b>	<b>Kiến thức</b>		
CĐR1.1	Vận dụng kiến thức ngoại ngữ để giải thích một số ký hiệu và chức năng các chân IC số.	3	[2.1.3]
CĐR1.2	Vận dụng kiến thức đại số logic để phân tích và biểu diễn các hàm logic, trình bày được tên gọi, ký hiệu, phương trình hàm logic của các phần tử logic cơ bản	3	[2.1.4]
CĐR1.3	Phân tích được ký hiệu, hoạt động của các phần tử nhớ cơ bản, trình tự xây dựng các mạch logic tổ hợp, hoạt động của các mạch hợp kênh, phân kênh, mạch ghi dịch và mạch đếm	4	
<b>CĐR2</b>	<b>Kỹ năng</b>		
CĐR2.1	Nhận dạng được các phần tử logic cơ bản, các phần tử nhớ, các mạch dây từ đó kiểm tra, xác định được hoạt động của các phần tử logic và phần tử nhớ cơ bản.	4	[2.2.1]
CĐR2.2	Thiết kế được các mạch logic tổ hợp, mạch dây theo các yêu cầu thực tế	4	[2.2.2]

<b>CDR học phần</b>	<b>Mô tả</b>	<b>Thang đo Bloom</b>	<b>Phân bố CDR học phần trong CTĐT</b>
CDR2.3	Vận dụng vào thực tế để giải quyết các bài toán chuyên ngành	4	[2.2.5]
<b>CDR3</b>	<b>Mức tự chủ và trách nhiệm</b>		
CDR3.1	Có khả năng làm việc độc lập, làm việc theo nhóm trong việc phân tích và thiết kế bản vẽ kỹ thuật. Có năng lực đánh giá, đưa ra kết luận các công việc của nhóm	4	[2.3.1]
CDR3.2	Chủ động trong quá trình thiết kế, lắp đặt và thi công mạch logic tổ hợp, mạch dây	4	[2.3.2]
CDR3.3	Có năng lực đánh giá, điều phối, quản lý, hướng dẫn, giám sát và đưa ra kết luận về việc lựa chọn, thiết kế mạch logic theo yêu cầu thực tế.	5	[2.3.3]

### 10. Ma trận liên kết nội dung với chuẩn đầu ra học phần

<b>TT</b>	<b>Nội dung học phần</b>	<b>Chuẩn đầu ra của học phần</b>									
		<b>CDR1</b>			<b>CDR2</b>			<b>CDR3</b>			
		<b>CDR 1.1</b>	<b>CDR 1.2</b>	<b>CDR 1.3</b>	<b>CDR 2.1</b>	<b>CDR 2.2</b>	<b>CDR 2.3</b>	<b>CDR 3.1</b>	<b>CDR 3.2</b>	<b>CDR 3.3</b>	
1	Chương 1: Các hệ đếm và mã 1.1. Hệ đếm 1.2. Chuyển đổi số giữa các hệ đếm 1.3. Các phép tính số học trong hệ đếm nhị phân 1.4. Mã hoá số của hệ thập phân 1.5. Mã các chữ cái, chữ số	x		x				x	x	x	x
2	Chương 2. Đại số logic 2.1. Hàm logic 2.2. Cách biểu diễn hàm logic 2.3. Tối thiểu hóa hàm	x	x				x	x	x	x	x
3	Chương 3. Mạch logic tổ hợp 3.1. Các phần tử logic cơ bản 3.2. Phân tích và Thiết		x	x	x	x	x	x	x	x	x

TT	Nội dung học phần	Chuẩn đầu ra của học phần								
		CĐR1			CĐR2			CĐR3		
		CĐR 1.1	CĐR 1.2	CĐR 1.3	CĐR 2.1	CĐR 2.2	CĐR 2.3	CĐR 3.1	CĐR 3.2	CĐR 3.3
	kế mạch logic tổ hợp 3.3. Một số mạch logic tổ hợp thông dụng									
4	Chương 4. Mạch Dãy 4.1. Các phần tử nhớ cơ bản 4.2. Bộ đếm 4.3. Các bộ ghi dịch (Shift Register) 4.4. Các bộ chia tần	X		X	X	X	X	X	X	X

## 11. Đánh giá học phần

### 11.1. Kiểm tra và đánh giá trình độ

Chuẩn đầu ra	Mức độ thành thạo được đánh giá bởi
CĐR1	Bài tập thường xuyên qua các buổi lên lớp, kiểm tra thường xuyên
CĐR2	Các bài tập cuối chương, bài kiểm tra giữa học phần
CĐR3	Bài tập, chủ đề thảo luận theo nhóm, bài thi kết thúc học phần

**11.2. Cách tính điểm học phần:** Tính theo thang điểm 10 sau đó chuyển thành thang điểm chữ và thang điểm 4.

STT	Điểm thành phần	Quy định	Trọng số	Ghi chú
1	Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần, làm bài tập ở nhà.	01 điểm	20%	
2	Kiểm tra giữa học phần	01 điểm	30%	
3	Thi kết thúc học phần	01 điểm	50%	

### 11.3. Phương pháp đánh giá

- Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần của sinh viên được đánh giá thông qua ý thức học tập, tỉ lệ hiện diện của sinh viên trên lớp, tinh thần tác phong xây dựng bài, tự học, hoạt động nhóm.

- Kiểm tra giữa học phần theo hình thức tự luận được thực hiện sau khi học xong chương 3. Cấu trúc đề kiểm tra bao gồm 03 câu hỏi. Điểm chấm được đánh giá theo đáp án.

- Thi kết thúc học phần theo kế hoạch, tiến độ đào tạo. Sinh viên được phụ đạo ít nhất 1 buổi trước khi thi. Thi kết thúc học phần theo hình thức trắc nghiệm, thời gian làm bài 60 phút, sinh viên không được sử dụng tài liệu.

## 12. Phương pháp dạy và học

- Giảng viên giới thiệu học phần, tài liệu học tập, tài liệu tham khảo, các địa chỉ website để tìm tư liệu liên quan đến học phần. Nêu nội dung cốt lõi của chương và tổng kết chương, sử dụng bài giảng điện tử và các giáo cụ trực quan trong giảng dạy. Tập trung hướng dẫn học, phản hồi kết quả thảo luận, bài tập lớn, kết quả kiểm tra và các nội dung lý thuyết chính mỗi chương.

- Giảng viên mô tả các hoạt động thực tế trong quá trình sản xuất và liên hệ đến việc thiết kế, lắp ráp, vận hành và hiệu chỉnh mạch số thực tế.

- Các phương pháp giảng dạy có thể áp dụng: Phương pháp thuyết trình; Phương pháp thảo luận nhóm; Phương pháp mô phỏng; Phương pháp minh họa; Phương pháp miêu tả, làm mẫu.

- Sinh viên chuẩn bị bài từng chương, làm bài tập đầy đủ, trau dồi kỹ năng làm việc nhóm để chuẩn bị bài thảo luận.

- Sinh viên tích cực, chủ động nắm bắt kiến thức lý thuyết để vận dụng và phát triển kỹ năng, tư duy về thiết kế, lắp ráp và vận hành mạch số trong việc thực hiện nhiệm vụ do giảng viên yêu cầu, đồng thời sinh viên phải thể hiện được tính kiên trì, tỉ mỉ và tuân thủ quy tắc thiết kế cũng như trong việc tính toán các thông số cho mạch số. Trong quá trình học tập, sinh viên được khuyến khích đặt câu hỏi phản biện, trình bày quan điểm, các ý tưởng sáng tạo mới dưới nhiều hình thức khác nhau

### 13. Yêu cầu học phần

- Yêu cầu về nghiên cứu tài liệu: Đọc Datasheet các IC tích hợp các cổng logic cơ bản, các phần tử nhớ cơ bản...

- Yêu cầu về làm bài tập: Làm đầy đủ các bài tập lớn và các chủ đề tự học theo nhóm

- Yêu cầu về thái độ học tập: Chuẩn bị đầy đủ tài liệu và dụng cụ trước khi đến lớp. Ghi chép và tích cực làm bài tập lớn và các chủ đề tự học, tự nghiên cứu

- Yêu cầu về chuyên cần: Sinh viên tham dự tối thiểu 80% thời lượng của học phần

- Yêu cầu về kiểm tra giữa kỳ và thi kết thúc học phần: Sinh viên thực hiện theo kế hoạch tiến độ, quy chế.

### 14. Tài liệu phục vụ học phần

- **Tài liệu bắt buộc:**

[1] Giáo trình *Điện tử số 1*, Trường Đại học Sao Đỏ (2016).

- **Tài liệu tham khảo:**

[2] Nguyễn Thúy Vân (2016), *Kỹ thuật số* - NXB Khoa học và kỹ thuật.

[3] Vũ Đức Thọ (dịch tài liệu) (2017), *Cơ sở kỹ thuật điện tử số*, NXB Giáo dục.

### 15. Nội dung chi tiết học phần

TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
1.	<b>Chương I: Các hệ đếm và mã</b>	02	02	[1] [3]	- Chuẩn bị các học liệu và phương tiện

TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	<p>Mục tiêu của chương:</p> <ul style="list-style-type: none"> <li>+ Trình bày được các hệ đếm thông dụng, phương pháp chuyển đổi giữa các hệ đếm.</li> <li>+ Trình bày được các phép tính số học trong hệ nhị phân.</li> <li>+ Hiểu được mã hóa số của hệ thập phân.</li> </ul> <p>Nội dung cụ thể:</p> <p>1.1. Hệ đếm</p> <p>1.1.1. Khái niệm</p> <p>1.1.2. Biểu diễn số trong các hệ đếm</p> <p>1.2. Chuyển đổi số giữa các hệ đếm</p> <p>1.2.1. Chuyển đổi số từ hệ đếm 2 (hoặc 8 hoặc 16) sang thập phân</p> <p>1.2.2. Chuyển đổi từ hệ thập phân sang hệ đếm 2 (hoặc 8 hoặc 16)</p> <p>Bài thực hành số 1: Các cổng logic cơ bản.</p>				<p>học tập cần thiết.</p> <ul style="list-style-type: none"> <li>- Nghiên cứu tài liệu [1] mục 1.1, 1.2, bài thực hành số 1 [3] phụ lục II.</li> </ul> <p>Làm bài tập 1.1, 1.2 tài liệu [1].</p>
2.	<p>1.2.3. Chuyển đổi từ hệ đếm 16 sang hệ đếm 2 và ngược lại</p> <p>1.2.4. Chuyển đổi từ hệ đếm 8 sang hệ đếm 2 và ngược lại</p> <p>1.3. Các phép tính số học trong hệ đếm nhị phân</p> <p>1.3.1. Phép cộng</p> <p>1.3.2. Phép trừ</p> <p>1.3.3. Phép nhân</p> <p>1.3.4. Phép chia</p> <p>Bài thực hành số 1: Các cổng logic cơ bản (Tiếp)</p>	02	02	[1]	<ul style="list-style-type: none"> <li>- Nghiên cứu tài liệu [1] mục 1.2.3, 1.2.4, 1.3, bài thực hành số 1</li> <li>- Làm bài tập 1.3, 1.4, 1.5, 1.6 tài liệu [1].</li> </ul>
3.	<p>1.4. Mã hoá số của hệ thập phân</p> <p>1.4.1. Mã BCD</p> <p>1.4.2. Mã không có trọng số</p> <p>1.5. Mã các chữ cái, chữ số</p> <p>Chương 2: Đại số logic</p> <p>Mục tiêu của chương:</p>	02	02	[1] [2] [3]	<ul style="list-style-type: none"> <li>- Nghiên cứu tài liệu [1] mục 1.4, 1.5, 2.1. bài thực hành số 1 [2] mục 1-7 [3] mục 3.1.</li> </ul> <p>Làm bài tập 2.8 tài liệu [1].</p>

TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	<p>+ Trình bày được các hàm logic cơ bản, các tính chất và định luật của đại số logic.</p> <p>+ Phân tích được các phương pháp biểu diễn hàm logic và thực hiện tối thiểu hóa hàm logic theo yêu cầu cho trước.</p> <p>Nội dung cụ thể:</p> <p>2.1. Hàm logic</p> <p>2.1.1. Một số định nghĩa</p> <p>2.1.2. Các hàm logic cơ bản</p> <p>2.1.2.1. Hàm NOT (đảo, phủ định)</p> <p>2.1.2.2. Hàm AND</p> <p>2.1.2.3. Hàm OR</p> <p>2.1.2.4. Hàm EX-OR (OR loại trừ)</p> <p>Bài thực hành số 1: Các cổng logic cơ bản (Tiếp)</p>				
4.	<p>2.1.3. Tính chất của các hàm logic cơ bản:</p> <p>2.1.3.1. Tính chất cơ bản</p> <p>2.1.3.2. Tính song đối</p> <p>2.1.3.3. Định lý De Morgan</p> <p>2.2. Cách biểu diễn hàm logic</p> <p>2.2.1. Biểu diễn bằng bảng trạng thái</p> <p>2.2.2. Biểu diễn hàm logic ở dạng biểu thức giải tích</p> <p>Bài thực hành số 2: Khảo sát hàm logic</p>	02	02	[1] [2] [3]	<p>- Nghiên cứu tài liệu [1] mục 2.2, bài thực hành số 2 [2] mục 1-4. [3] mục 3.2. Làm bài tập 2.1, 2.2, 2.3, 2.9, 2.10, 2.11 tài liệu [1].</p>
5.	<p>2.2.3. Biểu diễn hàm logic bằng bảng Karnaugh (cacnô)</p> <p>2.3. Tối thiểu hóa hàm</p> <p>2.3.1. Mục đích của việc tối thiểu hóa hàm logic</p> <p>2.3.2. Phương pháp đại số</p> <p>2.3.3. Tối thiểu hóa hàm bằng bảng cacnô</p> <p>Bài thực hành số 2: Khảo sát hàm logic (Tiếp)</p>	02	02	[1] [2] [3]	<p>- Nghiên cứu tài liệu [1] mục 2.3.3, 2.3.4. [2] mục 1-4. [3] mục 3.2.2, 3.2.3, 3.3.2. Làm bài tập 2.4, 2.5, 2.6, 2.7 2.12, 2.13 tài liệu [1].</p>



TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
6.	<p>2.3.4. Phương pháp Quine-Mc. Cluskey</p> <p>Chương 3: Mạch logic tổ hợp</p> <p>Mục tiêu của chương:</p> <ul style="list-style-type: none"> <li>+ Trình bày được tên gọi, ký hiệu và hàm ra của các phần tử logic cơ bản.</li> <li>+ Phân tích và thiết kế được các mạch logic từ yêu cầu thực tế.</li> <li>+ Trình bày được nguyên tắc hoạt động của một số mạch logic tổ hợp.</li> </ul> <p>Nội dung cụ thể:</p> <p>3.1. Các phần tử logic cơ bản</p> <p>3.1.1 Phần tử phủ định (Phần tử đảo - NOT)</p> <p>3.1.2. Phần tử và (AND)</p> <p>3.1.3. Phần tử và đảo (NAND)</p> <p>3.1.4. Phần tử hoặc (OR)</p> <p>Bài thực hành số 3: Phân tích và thiết kế mạch logic tổ hợp</p>	02	02	[1] [2]	- Nghiên cứu tài liệu [1] mục 2.3.3, 2.3.4, bài thực hành số 3 [2] mục 2-3, 2-4. [1] mục 3.1. [2] mục 1-3. Làm bài tập 2.14 tài liệu [1].
7.	<p>3.1.5. Phần tử hoặc - Đảo (NOR)</p> <p>3.1.6. Phần tử lặp (YES)</p> <p>3.1.7. Phần tử cộng loại trừ (XOR)</p> <p>3.1.8. Phần tử không cộng loại trừ (XNOR)</p> <p>3.2. Phân tích và thiết kế mạch logic tổ hợp</p> <p>3.2.1. Phân tích mạch</p> <p>3.2.2. Thiết kế mạch logic tổ hợp</p> <p>Bài thực hành số 3: Phân tích và thiết kế mạch logic tổ hợp (Tiếp)</p>	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 3.1, 3.2. [2] mục 1-3, chương 4 Làm bài tập 3.1, 3.2, 3.3, 3.4 tài liệu [1]. [3] mục 4.1. Làm bài tập 3.5 tài liệu [1].
8.	<p>Kiểm tra giữa học phần</p> <p>Bài thực hành số 4: Bộ hợp kênh và phân kênh</p>	02	02		Ôn tập chương 1, 2 và mục 3.1, 3.2 chương 3 [1] bài thực hành số 4
9.	<p>3.3. Một số mạch logic tổ hợp thông dụng</p> <p>3.3.1. Bộ hợp kênh và phân kênh</p>	02	02	[1] [2]	- Nghiên cứu tài liệu [1] mục 3.3, bài thực hành số 4 [2] mục 5-6,5-7.

TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	3.3.1.1. Bộ hợp kênh 3.3.1.2. Bộ phân kênh (Demultiplexer) 3.3.1.3. ứng dụng của bộ hợp kênh và phân kênh Bài thực hành số 4: Bộ hợp kênh và phân kênh (Tiếp)				Làm bài tập 3.8, 3.9 tài liệu [1].
10.	3.3.2. Các mạch mã hoá và giải mã 3.3.2.1. Mạch mã hoá (Encoder) 3.3.3.2. Mạch giải mã (Decoder) Bài thực hành số 5: Mạch mã hóa, giải mã	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 3.3.2, bài thực hành số 5 [2] mục 5.8. [3] mục 4.2. Làm bài tập 3.5, 3.6, 3.10 tài liệu [1].
11.	Chương 4: Mạch dãy Mục tiêu của chương: +Trình bày được tên gọi, ký hiệu và nguyên tắc hoạt động của các phần tử nhớ cơ bản. + Phân tích được nguyên tắc hoạt động của các bộ đếm, bộ ghi dịch, bộ chia tần. Nội dung cụ thể: 4.1. Các phần tử nhớ cơ bản 4.1.1. Khái niệm chung 4.1.2. Trigrơ RS 4.1.3. Trigrơ đồng bộ RST 4.1.4. Trigrơ JK 4.1.5. Trigrơ D Bài thực hành số 6: Mạch Trigrơ	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 4.1, bài thực hành số 6 [2] chương 6 [3] mục 5.1. Làm bài tập 4.1, 4.2, 4.3, 4.4 tài liệu [1].
12.	4.2. Bộ đếm 4.2.1. Đếm nhị phân 4.2.1.1. Bộ đếm không đồng bộ 4.2.1.2. Đếm đồng bộ Bài thực hành số 7: Mạch đếm	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 4.2, bài thực hành số 7 [2] mục 8-5, 8-6. [3] mục 6.2. Làm bài tập 4.5, 4.9 tài liệu [1].
13.	4.2.2. Đếm 10 mã BCD (Decade).	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 4.2, bài thực hành số 7

TT	Nội dung	Lý thuyết	Thực hành	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	4.2.2.1. Bộ đếm 10 tiến không đồng bộ mã BCD 4.2.2.2. Đếm 10 mã BCD đồng bộ Bài thực hành số 7: Mạch đếm (Tiếp)				[2] mục 8-8, 8-10. [3] mục 6.2. Làm bài tập 4.6 tài liệu [1].
14.	4.3. Các bộ ghi dịch (Shift Register) 4.3.1. Bộ ghi song song 4.3.2. Bộ ghi dịch nối tiếp Bài thực hành số 8: Mạch ghi dịch	02	02	[1] [2] [3]	- Nghiên cứu tài liệu [1] mục 4.3, bài thực hành số 8. [2] mục 9-2, 9-3 [3] mục 6.3.2. Làm bài tập 4.7 tài liệu [1].
15.	4.4. Các bộ chia tần 4.4.1. Mạch chia 3 4.4.2. Mạch chia 5 Bài thực hành số 8: Mạch ghi dịch (Tiếp)	02	02	[1]	- Nghiên cứu tài liệu [1] mục 4.4, bài thực hành số 8. Làm bài tập 4.8, tài liệu [1].
16.	Ôn tập học phần			[1]	Ôn tập chương 1, 2, 3, 4 tài liệu [1] chuẩn bị thi kết thúc học phần.

Ngày 14 tháng 8 năm 2018

**KT.HIỆU TRƯỞNG  
PHÓ HIỆU TRƯỞNG**  
  
**TS. Nguyễn Thị Kim Nguyên**

**TRƯỞNG KHOA**  
  
**Trần Duy Khánh**

**TRƯỞNG BỘ MÔN**  
  
**Nguyễn Tiến Phúc**