

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC SAO ĐỎ

**ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN
ĐIỆN TỬ SỐ**

Số tín chỉ: 02

Trình độ đào tạo: Đại học

Ngành đào tạo: Công nghệ kỹ thuật điện, điện tử
Kỹ thuật điều khiển và tự động hóa

Năm 2016

ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN

Trình độ đào tạo: Đại học

Ngành đào tạo: Công nghệ kỹ thuật điện, điện tử
Kỹ thuật điều khiển và tự động hóa

1. Tên học phần: Điện tử số

2. Mã học phần: DTU 222

3. Số tín chỉ: 2 (2,0)

4. Trình độ cho sinh viên: Năm thứ 3

5. Phân bố thời gian:

- Lên lớp: 30 tiết lý thuyết, 0 giờ thực hành

- Tự học: 60 giờ

6. Điều kiện tiên quyết: Sau khi sinh viên đã học xong học phần Mạch điện tử tương tự.

7. Giảng viên:

STT	Học hàm, học vị, họ tên	Số điện thoại	Email
1	ThS. Hoàng Thị Minh Hồng	0988.926.323	minhhong.saodo@gmail.com
2	ThS. Tạ Thị Mai	0972.200.364	maidtth@gmail.com
3	ThS. Nguyễn Thị Quyên	0915.203.904	quyennt96@yahoo.com

8. Mô tả nội dung của học phần:

Học phần điện tử số cung cấp cho sinh viên những kiến thức cơ bản về các hệ thống đếm, đại số logic và các mạch logic cơ bản, phương pháp thiết kế mạch điện logic tổ hợp, thiết kế một số mạch logic điển hình, các phần tử nhớ cơ bản, nguyên lý hoạt động của một số mạch tuần tự cơ bản, từ đó sinh viên có khả năng phân tích và thiết kế được các mạch điện tử logic từ các yêu cầu thực tế cho trước.

9. Mục tiêu và chuẩn đầu ra của học phần:

9.1. Mục tiêu

- Mục tiêu học phần thỏa mãn mục tiêu của chương trình đào tạo:

Mục tiêu	Mô tả	Mức độ theo thang đo Bloom	Phân bổ mục tiêu học phần trong CTĐT
MT1	Kiến thức		
MT1.1	Trình bày được các hệ đếm thông dụng, các phương pháp biểu diễn hàm logic, các phần tử logic, các phần tử nhớ cơ	2	[1.2.1.2a]

Mục tiêu	Mô tả	Mức độ theo thang đo Bloom	Phân bô mục tiêu học phần trong CTĐT
	bản và các mạch logic tổ hợp.		
MT1.2	Vận dụng được các kiến thức cơ bản về đại số logic để xây dựng được phương pháp phân tích và thiết kế mạch logic tổ hợp.	3	[1.2.1.2b]
MT2	Kỹ năng		
MT2.1	Phân biệt được các phân tử logic và các phân tử nhó	2	[1.2.2.1]
MT2.2	Có khả năng đọc, phân tích, được mạch logic, thiết kế được mạch logic số theo yêu cầu thực tế.	4	[1.2.2.2] [1.2.2.3]
MT3	Năng lực tự chủ và trách nhiệm		
MT3.1	Làm việc tích cực, độc lập, nghiêm chỉnh trong việc dự giờ học trên lớp và giờ tự học, chuẩn bị tốt các câu hỏi trước khi lên lớp.	4	[1.2.3.1]
MT3.2	Hình thành tư duy phân tích mạch điện tử logic	4	[1.2.3.2]

9.2. Chuẩn đầu ra

- Sự phù hợp của chuẩn đầu ra học phần với chuẩn đầu ra của chương trình đào tạo:

CĐR học phần	Mô tả	Thang đo Bloom	Phân bô CĐR học phần trong CTĐT
CĐR1	Kiến thức		
CĐR1.1	Áp dụng được các nguyên tắc chuyển đổi số giữa các hệ đếm, các phương pháp biểu diễn hàm logic.	3	[2.1.3]
CĐR1.2	Trình bày được tên gọi, ký hiệu, phương trình hàm logic của các phân tử logic cơ bản	2	
CĐR1.3	Phân tích được trình tự xây dựng các mạch logic tổ hợp	4	
CĐR1.4	Giải thích ký hiệu, hoạt động của các phân tử nhó cơ bản	2	[2.1.4]
CĐR1.5	Phân tích được hoạt động của các mạch hợp kênh, phân kênh, mạch ghi dịch và mạch đếm	4	
CĐR2	Kỹ năng		

CĐR học phần	Mô tả	Thang đo Bloom	Phân bộ CĐR học phần trong CTĐT
CĐR2.1	Phân biệt được các phần tử logic cơ bản, các phần tử nhớ, các mạch dãy	4	[2.2.1]
CĐR2.2	Tính toán và lựa chọn các công logic để xây dựng được các mạch logic tổ hợp, mạch dãy theo các yêu cầu thực tế	4	[2.2.1]
CĐR2.3	Vận dụng vào thực tế để giải quyết các bài toán chuyên ngành	3	[2.2.2]
CĐR3	Năng lực tự chủ và trách nhiệm		
CĐR3.1	Có khả năng làm việc độc lập, làm việc theo nhóm trong việc phân tích và thiết kế bản vẽ kỹ thuật. Có năng lực đánh giá, đưa ra kết luận các công việc của nhóm	4	[2.3.1]
CĐR3.2	Chủ động trong quá trình thiết kế, lắp đặt và thi công mạch logic tổ hợp, mạch dãy	3	[2.3.3]

10. Ma trận liên kết nội dung với chuẩn đầu ra học phần:

Chương	Nội dung học phần	Chuẩn đầu ra của học phần									
		CDR1					CDR2			CDR3	
		CDR 1.1	CDR 1.2	CDR 1.3	CDR 1.4	CDR 1.5	CDR 2.1	CDR 2.2	CDR 2.3	CDR 3.1	CDR 3.2
1	Chương I: Các hệ đếm và mã 1.1. Hệ đếm 1.1.1. Khái niệm 1.1.2. Biểu diễn số trong các hệ đếm 1.2. Chuyển đổi số giữa các hệ đếm 1.2.1. Chuyển đổi số từ hệ đếm 2 (hoặc 8 hoặc 16) sang thập phân 1.2.2. Chuyển đổi từ hệ thập phân sang hệ đếm 2 (hoặc 8 hoặc 16) 1.2.3. Chuyển đổi từ hệ đếm 16 sang hệ đếm 2 và ngược lại 1.2.4. Chuyển đổi từ hệ đếm 8 sang hệ đếm 2 và ngược lại 1.3. Các phép tính số học trong hệ đếm nhị phân 1.3.1. Phép cộng 1.3.2. Phép trừ 1.3.3. Phép nhân 1.3.4. Phép chia 1.4. Mã hoá số của hệ thập phân. 1.4.1. Mã BCD 1.4.2. Mã không có trọng số 1.5. Mã các chữ cái, chữ số.	x							x	x	x

Chương	Nội dung học phần	Chuẩn đầu ra của học phần									
		CDR1					CDR2			CDR3	
		CDR 1.1	CDR 1.2	CDR 1.3	CDR 1.4	CDR 1.5	CDR 2.1	CDR 2.2	CDR 2.3	CDR 3.1	CDR 3.2
2	Chương 2: Đại số logic 2.1. Hàm logic 2.1.1. Một số định nghĩa 2.1.2. Các hàm logic cơ bản 2.1.2.1. Hàm NOT (đảo, phủ định) 2.1.2.2. Hàm AND 2.1.2.3. Hàm OR 2.1.2.4. Hàm EX-OR (OR loại trừ) 2.1.3. Tính chất của các hàm logic cơ bản: 2.1.3.1. Tính chất cơ bản: 2.1.3.2. Tính song đổi 2.1.3.3. Định lý De Morgan 2.2. Cách biểu diễn hàm lôgic 2.2.1. Biểu diễn bằng bảng trạng thái 2.2.2. Biểu diễn hàm lôgic ở dạng biểu thức giải tích 2.2.3. Biểu diễn hàm logic bằng bảng Karnaugh (cacnô) 2.3. Tối thiểu hóa hàm 2.3.1. Mục đích của việc tối thiểu hóa hàm logic 2.3.2. Phương pháp đại số 2.3.3. Tối thiểu hóa hàm bằng bảng cacnô 2.3.4. Phương pháp Quine-Mc. Cluskey		x	x			x	x	x	x	x

Chương	Nội dung học phần	Chuẩn đầu ra của học phần									
		CDR1					CDR2			CDR3	
		CDR 1.1	CDR 1.2	CDR 1.3	CDR 1.4	CDR 1.5	CDR 2.1	CDR 2.2	CDR 2.3	CDR 3.1	CDR 3.2
3	<p>Chương 3: Mạch logic tổ hợp</p> <p>3.1. Các phân tử lôgic cơ bản</p> <p>3.1.1 Phân tử phủ định (Phân tử đảo - NOT)</p> <p>3.1.2. Phân tử và (AND)</p> <p>3.1.3. Phân tử và đảo (NAND)</p> <p>3.1.4. Phân tử hoặc (OR)</p> <p>3.1.5. Phân tử hoặc - Đảo (NOR)</p> <p>3.1.6. Phân tử lặp (YES)</p> <p>3.1.7. Phân tử cộng loại trừ (XOR)</p> <p>3.1.8. Phân tử không cộng loại trừ (XNOR)</p> <p>3.2. Phân tích và Thiết kế mạch logic tổ hợp</p> <p>3.2.1. Phân tích mạch.</p> <p>3.2.2. Thiết kế mạch logic tổ hợp.</p> <p>3.3. Một số mạch logic tổ hợp thông dụng</p> <p>3.3.1. Bộ hợp kênh và phân kênh</p> <p>3.3.1.1. Bộ hợp kênh</p> <p>3.3.1.2. Bộ phân kênh (Demultiplexer)</p> <p>3.3.1.3. Ứng dụng của bộ hợp kênh và phân kênh</p> <p>3.3.2. Các mạch mã hoá và giải mã</p> <p>3.3.2.1. Mạch mã hoá (Encoder).</p>		x	x		x	x	x	x	x	x

Chương	Nội dung học phần	Chuẩn đầu ra của học phần									
		CDR1					CDR2			CDR3	
		CDR 1.1	CDR 1.2	CDR 1.3	CDR 1.4	CDR 1.5	CDR 2.1	CDR 2.2	CDR 2.3	CDR 3.1	CDR 3.2
	3.3.3.2. Mạch giải mã (Decoder)										
4	Chương 4: Mạch Dãy 4.1. Các phần tử nhớ cơ bản 4.1.1. Khái niệm chung 4.1.2. Trigơ RS 4.1.3. Trigơ đồng bộ RST 4.1.4. Trigơ JK 4.1.5. Trigơ D 4.2. Bộ đếm 4.2.1. Đếm nhị phân 4.2.1.1. Bộ đếm không đồng bộ 4.2.1.2. Đếm đồng bộ 4.2.2. Đếm 10 mã BCD (Decade). 4.2.2.1. Bộ đếm 10 tiến không đồng bộ mã BCD. 4.2.2.2. Đếm 10 mã BCD đồng bộ 4.3. Các bộ ghi dịch (Shift Register) 4.3.1. Bộ ghi song song 4.3.2. Bộ ghi dịch nối tiếp 4.4. Các bộ chia tần 4.4.1. Mạch chia 3: 4.4.2. Mạch chia 5		x		x		x	x	x	x	

11. Đánh giá học phần

11.1. Kiểm tra và đánh giá trình độ

Chuẩn đầu ra	Mức độ thành thạo được đánh giá
CDR1	Bài tập nhóm, điểm kiểm tra thường xuyên, điểm kiểm tra giữa học phần.
CDR2	Bài tập nhóm về thiết kế mạch logic; thi kết thúc học phần.
CDR3	Điểm kiểm tra thường xuyên, điểm kiểm tra giữa học phần

11.2. Cách tính điểm học phần: Tính theo thang điểm 10 sau đó chuyển thành thang điểm chữ và thang điểm 4

STT	Điểm thành phần	Quy định	Trọng số	Ghi chú
1	Điểm thường xuyên, đánh giá nhận thức, thái độ thảo luận, chuyên cần của sinh viên.	01 điểm đánh giá trở lên	20%	
2	Kiểm tra giữa học phần	01 bài	30%	
3	Thi kết thúc học phần	01 bài	50%	

11.3. Phương pháp đánh giá

- Điểm kiểm tra thường xuyên; điểm đánh giá nhận thức; điểm thái độ tham gia thảo luận; điểm chuyên cần được đánh giá theo phương pháp quan sát.

- Kiểm tra giữa học phần được thực hiện sau khi học xong chương 3, được đánh giá theo hình thức tự luận:

- + Thời gian làm bài: 90 phút
- + Sinh viên không sử dụng tài liệu

- Thi kết thúc học phần theo hình thức trắc nghiệm:

- + Thời gian làm bài: 60 phút
- + Sinh viên không sử dụng tài liệu

12. Phương pháp dạy và học

* Phương pháp giảng dạy học: Giảng viên có thể áp dụng nhóm phương pháp: thuyết trình, phân tích, thảo luận nhóm, mô phỏng để làm rõ về các mạch logic, mạch dãy.

* Phương pháp học: sinh viên áp dụng nhóm phương pháp: thảo luận nhóm, đàm thoại, nghiêm túc tuân thủ các bước xây dựng và thiết kế mạch logic, mạch dãy. Trong quá trình học tập, sinh viên được khuyến khích đặt câu hỏi phản biện, trình bày quan điểm, các ý tưởng sáng tạo mới dưới nhiều hình thức khác nhau

13. Yêu cầu học phần

- Yêu cầu về nghiên cứu tài liệu: Đọc Datasheet các IC tích hợp các cổng logic cơ bản, các phân tử nhớ cơ bản...

- Yêu cầu về làm bài tập: Làm đầy đủ các bài tập lớn và các chủ đề tự học theo nhóm.
- Yêu cầu về thái độ học tập: Chuẩn bị đầy đủ tài liệu và dụng cụ trước khi đến lớp. Ghi chép và tích cực làm bài tập nhóm và các chủ đề tự học, tự nghiên cứu
- Yêu cầu về chuyên cần: Sinh viên tham dự tối thiểu 80% thời lượng của học phần
- Yêu cầu về kiểm tra giữa kỳ và thi kết thúc học phần: Sinh viên thực hiện theo kế hoạch tiến độ, quy chế.

14. Tài liệu học tập:

- Tài liệu bắt buộc:

[1] Giáo trình *Điện tử số*, Trường Đại học Sao Đỏ (2016)

- Tài liệu tham khảo:

[2] Nguyễn Thuý Vân (2009), *Kỹ thuật số* - NXB Khoa học và kỹ thuật.

[3] Lương Ngọc Hải (2015), *Điện tử số* - NXB Giáo dục Việt Nam.

15. Nội dung chi tiết học phần:

TT	Nội dung	Lý thuyết	Tài liệu đọc trước	Nhiệm vụ của sinh viên
1.	Chương I: Các hệ đếm và mã Mục tiêu chương: Hiểu được khái niệm các hệ đếm, trình bày được các phương pháp chuyển đổi giữa các hệ đếm. Trình bày được các phép tính số học trong hệ nhị phân Nội dung cụ thể: <ul style="list-style-type: none"> 1.1. Hệ đếm 1.1.1. Khái niệm 1.1.2. Biểu diễn số trong các hệ đếm 1.2. Chuyển đổi số giữa các hệ đếm <ul style="list-style-type: none"> 1.2.1. Chuyển đổi số từ hệ đếm 2 (hoặc 8 hoặc 16) sang thập phân 1.2.2. Chuyển đổi từ hệ thập phân sang hệ đếm 2 (hoặc 8 hoặc 16) 	02	[1] [3]	<ul style="list-style-type: none"> - Chuẩn bị các học liệu và phương tiện học tập cần thiết. - Nghiên cứu tài liệu [1] mục 1.1, 1.2. [3] mục 1.12. Làm bài tập 1.1, 1.2 tài liệu [1].
2.	1.2.3. Chuyển đổi từ hệ đếm 16 sang hệ đếm 2 và ngược lại 1.2.4. Chuyển đổi từ hệ đếm 8 sang hệ đếm 2 và ngược lại 1.3. Các phép tính số học trong hệ đếm nhị phân <ul style="list-style-type: none"> 1.3.1. Phép cộng 1.3.2. Phép trừ 	02	[1] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 1.2.3, 1.2.4, 1.3. - Làm bài tập 1.3, 1.4, 1.5, 1.6 tài liệu [1]. [3] mục 1.13.

TT	Nội dung	Lý thuyết	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	1.3.3. Phép nhân 1.3.4. Phép chia			
3.	<p>1.4. Mã hoá số của hệ thập phân. 1.4.1. Mã BCD 1.4.2. Mã không có trọng số 1.5. Mã các chữ cái, chữ số.</p> <p>Chương 2: Đại số logic</p> <p>Mục tiêu chương:</p> <ul style="list-style-type: none"> - Trình bày các định nghĩa, các hàm logic cơ bản, các tính chất, định lý trong đại số logic. - Giải thích các phương pháp biểu diễn hàm logic - Nêu trình tự các bước thực hiện tối thiểu hóa hàm logic <p>Nội dung cụ thể:</p> <p>2.1. Hàm logic</p> <p>2.1.1. Một số định nghĩa</p> <p>2.1.2. Các hàm logic cơ bản</p> <p>2.1.2.1. Hàm NOT (đảo, phủ định)</p> <p>2.1.2.2. Hàm AND</p> <p>2.1.2.3. Hàm OR</p> <p>2.1.2.4. Hàm EX-OR (OR loại trừ)</p>	02	[1] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 1.2.3, 1.2.4, 1.3. - Làm bài tập 1.3, 1.4, 1.5, 1.6 tài liệu [1]. <p>[3] mục 1.13.</p>
4.	<p>2.1.3. Tính chất của các hàm logic cơ bản: 2.1.3.1. Tính chất cơ bản: 2.1.3.2. Tính song đổi 2.1.3.3. Định lý De Morgan</p> <p>2.2. Cách biểu diễn hàm logic</p> <p>2.2.1. Biểu diễn bằng bảng trạng thái 2.2.2. Biểu diễn hàm logic ở dạng biểu thức giải tích</p>	02	[1] [2]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 2.2. [2] mục 1-4. <p>Làm bài tập 2.1, 2.2, 2.3, 2.9, 2.10, 2.11 tài liệu [1].</p>
5.	<p>2.2.3. Biểu diễn hàm logic bằng bảng Karnaugh (cacnô)</p> <p>2.3. Tối thiểu hóa hàm</p> <p>2.3.1. Mục đích của việc tối thiểu hóa hàm logic</p> <p>2.3.2. Phương pháp đại số</p> <p>2.3.3. Tối thiểu hóa hàm bằng bảng cacnô</p> <p>2.3.4. Phương pháp Quine-Mc. Cluskey</p>	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 2.3.3, 2.3.4. [2] mục 1-4. [3] mục 3.3, 3.4 <p>Làm bài tập 2.4, 2.5, 2.6, 2.7 2.12, 2.13 tài liệu [1].</p>
6.	2.3.4. Phương pháp Quine-Mc. Cluskey	02	[1]	- Nghiên cứu tài liệu

TT	Nội dung	Lý thuyết	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	<p>Chương 3: Mạch logic tổ hợp</p> <p>Mục tiêu chương:</p> <ul style="list-style-type: none"> - Vẽ ký hiệu, bảng trạng thái, viết phương trình logic của các phần tử logic cơ bản - Trình bày phương pháp phân tích và thiết kế mạch logic tổ hợp <p>Nội dung cụ thể:</p> <ul style="list-style-type: none"> 3.1. Các phần tử lôgic cơ bản 3.1.1 Phản tử phủ định (Phản tử đảo - NOT) 3.1.2. Phản tử và (AND) 3.1.3. Phản tử và đảo (NAND) 3.1.4. Phản tử hoặc (OR) 		[2] [3]	<p>[1] mục 2.3.3, 2.3.4.</p> <p>[2] mục 2-3, 2-4.</p> <p>[1] mục 3.1.</p> <p>[2] mục 1-3.</p> <p>[3] mục 1.7</p> <p>Làm bài tập 2.14 tài liệu [1].</p>
7.	<ul style="list-style-type: none"> 3.1.5. Phản tử hoặc - Đảo (NOR) 3.1.6. Phản tử lắp (YES) 3.1.7. Phản tử cộng loại trừ (XOR) 3.1.8. Phản tử không cộng loại trừ (XNOR) 3.2. Phân tích và Thiết kế mạch logic tổ hợp 3.2.1. Phân tích mạch. 3.2.2. Thiết kế mạch logic tổ hợp. 	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 3.1, 3.2. [2] mục 1-3, chương 4 Làm bài tập 3.1, 3.2, 3.3, 3.4 tài liệu [1]. [3] mục 2.4, 2.8. Làm bài tập 3.5 tài liệu [1].
8.	Kiểm tra giữa học phần	02		Ôn tập chương 1, 2 và mục 3.1, 3.2 chương 3
9.	<ul style="list-style-type: none"> 3.3. Một số mạch logic tổ hợp thông dụng 3.3.1. Bộ hợp kênh và phân kênh 3.3.1.1. Bộ hợp kênh 3.3.1.2. Bộ phân kênh (Demultiplexer) 3.3.1.3. Ứng dụng của bộ hợp kênh và phân kênh 	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 3.3. [2] mục 5-6, 5-7. [2] mục 5.5 Làm bài tập 3.8, 3.9 tài liệu [1].
10.	<ul style="list-style-type: none"> 3.3.2. Các mạch mã hoá và giải mã 3.3.2.1. Mạch mã hoá (Encoder). 3.3.3.2. Mạch giải mã (Decoder) 	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 3.3.2. [2] mục 5.8. [3] mục 5.1, 5.3 Làm bài tập 3.5, 3.6, 3.10 tài liệu [1].
11.	<p>Chương 4: Mạch Dãy</p> <p>Mục tiêu chương:</p> <ul style="list-style-type: none"> - Vẽ ký hiệu, giải thích hoạt động của các phần tử nhớ cơ bản 	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 4.1. [2] chương 6 [3] mục 6.1, 6.2, 6.3, 6.4

TT	Nội dung	Lý thuyết	Tài liệu đọc trước	Nhiệm vụ của sinh viên
	<ul style="list-style-type: none"> - Vẽ sơ đồ, phân tích nguyên lý hoạt động của các mạch đếm, mạch ghi dịch, mạch chia tần <p>Nội dung cơ bản:</p> <ul style="list-style-type: none"> 4.1. Các phần tử nhớ cơ bản 4.1.1. Khái niệm chung 4.1.2. Trigơ RS 4.1.3. Trigơ đồng bộ RST 4.1.4. Trigơ JK 4.1.5. Trigơ D 			Làm bài tập 4.1, 4.2, 4.3, 4.4 tài liệu [1].
12.	4.2. Bộ đếm 4.2.1. Đếm nhị phân 4.2.1.1. Bộ đếm không đồng bộ 4.2.1.2. Đếm đồng bộ	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 4.2. [2] mục 8-5, 8-6. [3] mục 6.13, 6.14, 6.15. Làm bài tập 4.5, 4.9 tài liệu [1].
13.	4.2.2. Đếm 10 mã BCD (Decade). 4.2.2.1. Bộ đếm 10 tiến không đồng bộ mã BCD. 4.2.2.2. Đếm 10 mã BCD đồng bộ	02	[1] [2] [3]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 4.2. [2] mục 8-8, 8-10. [3] mục 6.13, 6.14, 6.15. - Làm bài tập 4.6 tài liệu [1].
14.	4.3. Các bộ ghi dịch (Shift Register) 4.3.1. Bộ ghi song song 4.3.2. Bộ ghi dịch nối tiếp	02	[1] [2]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 4.3. [2] mục 9-2, 9-3 - Làm bài tập 4.7 tài liệu [1].
15.	4.4. Các bộ chia tần 4.4.1. Mạch chia 3: 4.4.2. Mạch chia 5	02	[1]	<ul style="list-style-type: none"> - Nghiên cứu tài liệu [1] mục 4.4. - Làm bài tập 4.8, tài liệu [1].
16.	Ôn tập học phần		[1]	Ôn tập chương 1, 2, 3, 4 tài liệu [1] chuẩn bị thi kết thúc học phần.

Hải Dương, ngày 19 tháng 08 năm 2016

KT. TRƯỞNG KHOA
PHÓ TRƯỞNG KHOA

TRƯỞNG BỘ MÔN



TS. Phí Đăng Tuệ

Trần Duy Khánh

Nguyễn Thị Quyên

